集成电路封测包含封装和测试两个环节。其中封装是将通过测试的晶圆加工得到独立芯片的过程，使电路芯片免受周围环境的影响，起着保护芯片、增强导热（散热）性能、实现电气和物理连接、功率分配、信号分配，以沟通芯片内部与外部电路的作用，它是集成电路和系统级板如印制板（PCB）互连实现电子产品功能的桥梁，主要有电气特性的保持、芯片保护、应力缓和及尺寸调整配合四大功能。

测试主要是对芯片产品的性能和功能进行测试，并挑选出功能、性能不符合要求的产品，主要有直流参数测试、交流参数测试 、功能项目测试、混合信号模块测试、模拟模块测试 、射频模块测试、

随着下游终端电子产品需求的提升和下游厂商备货库存的提高，全球集成电路封装测试市场规模增长显著，由2016年的516亿美元增长至2020年的591亿美元。未来，随着5G通信、AI、大数据、自动驾驶、元宇宙、VR/AR等技术不断落地并逐渐成熟，全球集成电路产业规模将进一步提升，从而带动集成电路封测行业的发展，预计2022年全球集成电路封装测试市场规模将达733亿美元。

近年来，中国封测企业通过海外并购快速积累先进封装技术，先进封装技术已与海外厂商同步，但先进封装产品的营收在总营收的占比与中国台湾及美国封测巨头企业存在一定差距。国内封测龙头企业江苏长电进入全球前三，市占率达14.0%。

制造方面，近年来受益于集成电路产业加速向中国大陆转移，集成电路进口替代也将加快步伐。根据国家统计局的数据， 2021 年我国集成电路总生产量从 2011 年的 761.80 亿块增长至的 3,594.30 亿块，年复合增长率为 16.78%；2022年1-2月我国集成电路产量达573.3亿块。而作为对照，2021年国内集成电路进口金额从 2011 年的 1,701.99 亿美元增长4,325.54 亿美元，年复合增长率为 4.42%。可见近年来我国集成电路生产速度快于集成电路进口增长速度，表明我国集成电路行业国产替代速度加快，集成电路生产量不断提高，已部分实现国产替代。

在集成电路制程方面，“摩尔定律”认为集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。长期以来，“摩尔定律”一直引领着集成电路制程技术的发展与进步，自1987年的1um制程至2015年的14nm制程，集成电路制程迭代一直符合“摩尔定律”的规律。但2015年以后，集成电路制程的发展进入了瓶颈，7nm、5nm、3nm制程的量产进度均落后于预期。随着台积电宣布2nm制程工艺实现突破，集成电路制程工艺已接近物理尺寸的极限，集成电路行业进入了“后摩尔时代”。“后摩尔时代”制程技术突破难度较大，工艺制程受成本大幅增长和技术壁垒等因素上升改进速度放缓。由于集成电路制程工艺短期内难以突破，通过先进封装技术提升芯片整体性能成为了集成电路行业技术发展趋势。

随着5G通信技术、物联网、大数据、人工智能、视觉识别、自动驾驶等应用场景的快速兴起，应用市场对芯片功能多样化的需求程度越来越高。在芯片制程技术进入“后摩尔时代”后，先进封装技术能在不单纯依靠芯片制程工艺实现突破的情况下，通过晶圆级封装和系统级封装，提高产品集成度和功能多样化，满足终端应用对芯片轻薄、低功耗、高性能的需求，同时大幅降低芯片成本。因此，先进封装在高端逻辑芯片、存储器、射频芯片、图像处理芯片、触控芯片等领域均得到了广泛应用。

系统级封装可以把多枚功能不同的晶粒（Die，如运算器、传感器、存储器）、不同功能的电子元器件（如电阻、电容、电感、滤波器、天线）甚至微机电系统、光学器件混合搭载于同一封装体内，系统级封装产品灵活度大，研发成本和周期远低于复杂程度相同的单芯片系统，日益成为先进封装市场增长的重要动力。

传统WB工艺，芯片通过金属线键合与基板连接，电气面朝上；倒装芯片工艺是指在芯片的I/O焊盘上直接沉积，或通过RDL布线后沉积凸点，然后将芯片翻转，进行加热，使熔融的焊料与基板或框架相结合，芯片电气面朝下。与WB相比，FC封装技术的I/O数多；互连长度缩短，电性能得到改善；散热性好，芯片温度更低；封装尺寸与重量也有所减少。与应用FC技术的SiP芯片不同，FC芯片的沉积凸点更多，密度更大，大大减小了对面积的浪费。相比应用FC技术的SiP芯片来说，FC芯片有着诸多的优势，比如更小的封装尺寸与更快的器件速度。